• Miércoles 8 de Diciembre de 2021, 15:12

Mostrar Mensajes

Esta sección te permite ver todos los posts escritos por este usuario. Ten en cuenta que sólo puedes ver los posts escritos en zonas a las que tienes acceso en este momento.


Mensajes - eboiero

Páginas: [1]
1
Lenguaje de Descripción de Hardware VHDL / Lpm-ram-dq De 2048x1
« en: Jueves 6 de Abril de 2006, 04:14 »
Hola a todos. Quisiera generar un registro de 2048 x 1 en una FLEX10K10 instanciando el módulo de librería lpm_ram_dq. Para ello debo conectar el puertos data[] a un std_logic_vector pero yo solo tengo definido mi puerto de entrada como un std_logic, justanmente porque es un registro de 1 bit por cada dirección y me resulta un error por esa incompatibilidad. Alguna idea. Gracias

Páginas: [1]