SoloCodigo
Programación Específica => Otros temas específicos => Lenguaje de Descripción de Hardware VHDL => Mensaje iniciado por: koperino en Sábado 19 de Agosto de 2006, 12:09
-
Hola amig@s,
Les explico brevemente mi caso:
Estoy implementando un controlador de cache para un procesador (dlx32p). Utilizo el entorno de desarrollo Xilinx para la síntesis y simulación del circuito. Pero ocurre que a la hora de simularlo me salta el siguiente error:
model messages
time: 0.0
VARIABLEXXX some memory input signals are not correct, writing operation will be canceled
La verdad que no tengo ni idea de por qué se produce :scream:
Y llevo ya unos cuantos días intentando solucionarlo pero nada.
¿¿Alguien tiene idea de por qué se dan este tipo de errores al simular??
Gracias de antemano.
P.D.: Les adjunto el fichero .vhd del controlador de la cache por si quieren echarle un ojo.